EDA与VHDL语言实验

课程名:EDA与VHDL语言实验

课程英文译名：EDA AND VHDL LANGUAGE

课内总学时：66

学分：4

面向专业：电子学院/通信学院

课程类别：选修

一、课程的任务和目的

    本课程是电类专业的专业基础课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。能比较熟练地使用MAXPLUSII 和ispEXPERT等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用VHDL语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的进一步学习，ASIC器件设计以及超大规模集成电路设计奠定基础。

    作为一门专业基础课，除了为现代电子线路课程，软件无线电课程奠定理论和实践方面的基础外，还是其他一些课程的先修课，如微电子导论、现代ASIC设计、硬件描述语言仿真/综合器设计、大规模集成电路设计等。

二、课程内容与基本要求

（一）概论

  介绍现代EDA技术，VHDL概况，介绍自顶向下的系统设计方法以及FPGA和CPLD的基本技术，要求对现代EDA技术及实现工具的使用方法和发展情况有一初步了解。

（二）FPGA与CPLD器件及其开发

  简要介绍FPGA与CPLD器件的结构、特点、种类、编程下载技术和开发方法，要求对大规模可编程器件有一初步认识。

（三）常用EDA工具使用

  介绍几种常用EDA软件的使用方法，软件组成结构以及优化方法，了解常用的编辑输入方法、一般的逻辑综合、优化和适配过程，以及利用标准网表文件进行EDA工具间的接口方法。要求学生能初步掌握ispEXPERT SYSTEM、MAXPLUSII 和Foundation软件的设计，仿真与下载方法。

（四）VHDL语言程序结构

  介绍VHDL的基本程序结构，包括实体、结构体、进程、库和子程序等主要语句结构，要求掌握VHDL可综合程序设计的基本程序结构。重点了解进程语句结构及其运行特点。

（五）VHDL语句要素

  其中包括VHDL文字规则、数据对象、数据类型和VHDL操作符。要求清晰了解VHDL的语句规则以及与普通软件语言的主要区别。掌握VHDL中可综合子集语句各要素的使用规则。

（六）VHDL顺序语句

  着重介绍基于进程语句结构的赋值语句、流程控制语句、WAIT语句、子程序调用语句，以及VHDL的属性描述与定义语句。VHDL的顺序语句应是VHDL程序设计的重点，要求熟练掌握顺序语句中的主要语句结构和编程技术。

（七）VHDL并行语句

  重点介绍进程语句，并行信号赋值语句、元件例化语句和生成语句。要求能结合前面课程的内容用VHDL程序描述出完整正确的逻辑电路。

（八）VHDL描述风格，仿真与综合

  简要介绍VHDL编程的3种描述风格；介绍VHDL仿真方法、目的和延时模型、简介VHDL程序综合概念与可综合的要求，介绍时序电路和组合电路的设计要点和方法。

（九）VHDL有限状态机

  介绍使用VHDL设计有限状态机一般性程序结构；介绍状态机的实用程序设计、状态编码方法以及非法状态排除技术。

（十）实验

  由于本课程是一实践性很强，且软硬件设计密切结合的课程，所以安排了较多的实验内容：

1. 基于VHDL的简单组合与时序电路设计（必做，创新型实验）

2. 数控分频器设计（必做，创新型实验）

3. 正弦波发生器及频率计设计（必做，创新型实验）

4. 序列检测器设计（必做，创新型实验）

5. 乘法器设计及LSFR设计（必做，创新型实验）

6. 硬件电子琴设计（必做，创新型实验）

7. 串口通信实验（必做，创新型实验）

8. 基于FPGA的PWM直流电机驱动电路设计与闭环控制（必做，创新型实验）

9. 采用流水线设计设计的高速数字相关器（必做，创新型实验）

10.基于FPGA的单片机IP核应用及等精度频率计设计（必做，创新型实验）

11.FIR数字滤波器设计（必做，创新型实验）

三、与各课程的联系

  先修课程：C语言，脉冲与数字电路，电路分析，信号系统，高等数学，微机原理。

四、对学生能力培养的要求

  通过对本课程的学习，学生能较好地掌握全新的硬件电子系统的设计技术，更深刻地了解计算机软件语言与硬件语言实现的现代电子系统设计能力。通过理论学习与实践设计锻炼的紧密结合，提高理论与工程实际相结合的能力，为未来进一步的学习和工作实践奠定良好的基础。

五、学时分配

  本课程总学时数为66，其中授课33学时，实验33学时，具体分配如下：

（一）概论                                4学时

（二）FPGA与CPLD器件及其开发          4学时

（三）常用EDA工具使用                   3学时

（四）VHDL语言程序结构                  4学时

（五）VHDL语句要素                      4学时

（六）VHDL顺序语句                      4学时

（七）VHDL并行语句                      4学时

（八）VHDL描述风格，仿真与综合          2学时

（九）VHDL有限状态机                    4学时

（十）实验（学时数是实验课与理论课一起）

1. 基于VHDL的简单组合与时序电路设计（必做，创新型实验）6学时

2. 数控分频器设计（必做，创新型实验）                  6学时

3. 正弦波发生器及频率计设计（必做，创新型实验）        6学时

4. 序列检测器设计（必做，创新型实验）                  6学时

5. 乘法器设计及LSFR设计（必做，创新型实验）            6学时

6. 硬件电子琴设计（必做，创新型实验）                  6学时

7. 串口通信实验（必做，创新型实验）                     6学时

8. 基于FPGA的PWM直流电机驱动电路设计与闭环控制（必做，创新型实验） 6学时

9. 采用流水线设计设计的高速数字相关器（必做，创新型实验）6学时

10.基于FPGA的单片机IP核应用及等精度频率计设计（必做，创新型实验）                                                     6学时

11. FIR数字滤波器设计（必做，创新型实验）                6学时

六、教材与参考书

教材：  EDA技术与VHDL，潘松、黄继业编著，清华大学出版社。

参考书：FPGA和CPLD设计实践 ， 徐光辉，徐志军，电子工业出版社；

VHDL实用教程，潘 松，王国栋，电子科技大学出版社。

用VHDL设计电子线路，Stefan Sjioholm等著，边计年等译，清华大学出版社。